PATENTS

ES PATENT AND TRADEMARK OFFICE

Applicant:

Seiya Indo

Examiner: Unassigned

Serial No: 10/028,111

Art Unit: Unassigned

Filed:

December 20, 2001

Docket: 15184

For: WATCHDOG TIMER AND METHOD

Dated: January 24, 2002

RECEIVED

FOR DETECTING ABNORMAL OPERATION OF COMPUTER,

MAR 0 6 2002

AND COMPUTER INCLUDING THE TIMER

Technology Center 2100

Assistant Commissioner for Patents Washington, D.C. 20231

CLAIM OF PRIORITY

Sir:

Applicant in the above-identified application hereby claims the right of priority in connection with Title 35 U.S.C. § 119 and in support thereof, herewith submits a certified copy of Japanese Patent Application No. 2000-390716 (390716/2000), dated December 22, 2000.

Respectfully submitted,

Paul J. Esatto, Jr.

Registration No.: 30,749


Scully, Scott, Murphy & Presser 400 Garden City Plaza Garden City, New York 11530 (516) 742-4343

CERTIFICATE OF MAILING/UNDER 37 C.F.R. §1.8(a)

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to Assistant Commissioner for Patents, Washington, D.C. 20231, on January 24, 2002.

Dated: January 24, 2002

elle Mustafa





別紙がは必ず類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年12月22日

出 願 番 号 Application Number:

特願2000-390716

出 願 人 Applicant(s):

エヌイーシーマイクロシステム株式会社


2001年10月 9日

特許庁 · 宫 Comba. cr, Japan Paeint Office









₩ 1000 - 390716

【書類名】

特許顧

【整理番号】

01211331

【提出日】

平成12年12月22日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 11/30

【発明者】

【住所又は居所】

神奈川県川崎市中原区小杉町一丁目403番53

電気アイシーマイコンシステム株式会社内

【氏名】

犬童 誠也

【特許出願人】

【識別番号】

000232036

【氏名又は名称】

日本電気アイシーマイコンシステム株式会社

【代理人】

【識別番号】

100065385

【弁理士】

【氏名又は名称】

山下 穣平

【電話番号】

03-3431-1831

【手数料の表示】

【予納台帳番号】

010700

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9002303

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ 及びマイクロコンピュータの暴走防止制御方法

【特許請求の範囲】

【請求項1】 マイクロコンピュータに内蔵されたウォッチドッグタイマにおいて、

クロックをカウントするウォッチドッグタイマ・カウンタと、

リセット解除直後から前記ウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウエアを起動して、選択された動作モードで前記ウォッチドッグタイマの動作を制御する制御回路とを備え、

前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含むことを特徴とするウォッチドッグタイマ。

【請求項2】 リセット解除後、動作選択命令による動作モード設定ができるまでの時間を制限する回路をさらに備えることを特徴とする請求項1記載のウオッチドッグタイマ。

【請求項3】 ウォッチドッグタイマを内蔵したマイクロコンピュータにおいて、

前記ウォッチドッグタイマは、クロックをカウントするウォッチドッグタイマ ・カウンタと、

リセット解除直後からウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウエアを起動して、選択された動作モードでウォッチドッグタイマの動作を制御する制御回路とを備え、

前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含むことを特徴とするマイクロコンピュータ。

【請求項4】 前記ウォッチドッグタイマは、リセット解除後、動作選択命

令による動作モード設定ができるまでの時間を制限する回路をさらに備えること を特徴とする請求項3記載のマイクロコンピュータ。

【請求項5】 ウォッチドッグタイマを内蔵したマイクロコンピュータにおいて、

リセット解除直後から、ウォッチドッグタイマ・カウンタがクロックをカウントしてオーバーフローすることによるリセット信号発生動作を行うステップと、

所定時間オーバーフローが発生しない場合ソフトウエアを起動して、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含む動作モードの中からいずれかを選択して、ウォッチドッグタイマの動作を制御するステップとを含むことを特徴とするマイクロコンピュータの暴走防止制御方法。

【請求項6】 リセット解除後、動作選択命令による動作モード設定ができるまでの時間を制限するステップをさらに含むことを特徴とする請求項5記載のマイクロコンピュータの暴走防止制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、マイクロコンピュータに内蔵するウォッチドッグタイマ(以下、WDTと略す)において、リセット解除後からソフトウエアが動作するまでの期間の暴走検出を可能としたウォッチドッグタイマに関する。

[0002]

【従来の技術】

一般に、マイクロコンピュータの暴走には図8に示す通り大きく分けて3通りある。この中で、マイクロコンピュータに内蔵するWDTで検出可能な暴走は、B及びCである。B、Cによる暴走の内、ソフトウエアによって動作開始を行うWDTで検出できるのはCのみとなる。

[0003]

Bにおける暴走例を図9に示す信号タイミングを用いて説明する。リセットR 1によりマイクロコンピュータが動作を開始する。ソフトウエア初期設定内の動 作開始命令C1によりWDTカウンタがカウントを開始し、正常動作中はカウンタをクリアC2するが、電源ノイズによりソフトウエアが暴走するとWDTカウンタのオーバーフローによりオーバーフロー信号が発生し、マイクロコンピュータをリセットR2する。リセット解除後R3、マイクロコンピュータは最初から動作するが、電源ノイズN1がリセット解除後も継続して発生している為、ソフトウエアが起動しない。ソフトウエアが起動しない為、WDTも起動せず暴走を検出することができない。

[0004]

上記のような暴走を検出する為に、リセット解除後から動作するWDTがある。例えば、特開昭61-62947号公報には、コンピュータプログラムでは管理されないタイマがタイムアップすることによって、自動的にコンピュータの動作が停止されるコンピュータの暴走防止方法が、示されている。

[0005]

【発明が解決しようとする課題】

しかしながら、この従来のWDTは、高いセキュリティを実現する為に動作モードを設定するフラグを持っていないので、ウォッチドッグ機能を使用しない製品には内蔵できないといった汎用性に欠ける問題があった。

[0006]

そこで本発明は、セキュリティが高く汎用性を損なわないウォッチドッグタイマを提供することを目的とする。

[0007]

【課題を解決するための手段】

上述の課題を解決するため、本発明は、マイクロコンピュータに内蔵されたウォッチドッグタイマにおいて、クロックをカウントするウォッチドッグタイマ・カウンタと、リセット解除直後から前記ウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウエアを起動して、選択された動作モードで前記ウォッチドッグタイマの動作を制御する制御回路とを備え、前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと



共に他の動作への移行を禁止するモードとを含むことを特徴とする。

[0008]

すなわち本発明は、誤動作しない場合は、外部リセットによりWDTがリセット信号発生動作を開始し、ソフトウエア内の命令によって動作選択を行う。この動作選択においてリセット信号発生動作を選択することにより、他のモード(停止、ノンマスカブル割り込み(以下、NMIと略す)等)への移行を禁止する。次に誤動作する場合は、例えばソフトウエアが起動しない為、WDTカウンタがオーバーフローしマイクロコンピュータを内部リセットする。また、ソフトウエアでのWDT制御レジスタへの設定により、動作モードを選択することができる。

[0009]

このように、マイクロコンピュータの誤動作による暴走をリセット解除直後から検出することができ、かつ汎用性を損なわないウォッチドッグタイマを実現することができる。

[0010]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して説明する。

[0011]

図1は、本発明に係るウォッチドッグタイマの第1の実施形態の構成を示す。WDT10は、WDTカウンタ11と、WDT制御レジスタ12と、出力制御回路13とで構成される。WDTカウンタ11は入力クロック101をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号105を出力する。WDT制御レジスタ12は、WDTカウンタ11の停止制御信号106及び動作制御信号107と、出力制御回路13の出力信号を選択するリセット信号出力イネーブル108及びNMI信号出力イネーブル109を出力する。出力制御回路13は、WDTカウンタ11からのオーバーフロー信号105及びWDT制御レジスタ12からのリセット信号出力イネーブル108又はNMI信号出力イネーブル109を受けて、リセット信号110又はNMI(ノンマスカブル割込)信号111を出力する。

[0012]

図2において、(a)はWDT制御レジスタ12の制御フラグの配置を示し、(b)は各制御フラグに対応した動作モードの一例を示す。各モードm1~3における、WDTカウンタ11及び出力制御回路13の制御は以下のようになる。m1:WDTカウンタ11に動作信号を送り、出力制御回路13にリセット信号出力イネーブル信号を送る。

m2:WDTカウンタ11に動作信号107を送り、出力制御回路13にリセット信号出力イネーブル信号108を送る。

m3:WDTカウンタ11に停止信号106を送る。

[0013]

次に図3は、図1に示すWDT制御レジスタ12のフラグ設定回路の一例である。21はWDTカウンタのリセット信号発生動作を設定するWDT制御レジスタ12内のリセット信号発生動作フラグ、22はリセット信号発生動作フラグ21に書き込むデータ103の反転信号を保持するフリップ・フロップ(以下、F/Fと略す)、23はデータ103を反転するインバータ、24はインバータ23の出力を反転するインバータ、25と26はANDゲートであり、リセット信号発生動作フラグ21に一度"0"を書き込むとライトイネーブル104を無効にする。また、102はリセット信号発生動作フラグ21及びF/F22をリセットするリセット信号である。

[0014]

以下に、図1の構成図及び図4のフローチャートを用いて、本実施形態の動作をソフトウエアの起動前と後に分けて説明する。まずソフトウエアの起動前は、マイクロコンピュータの外部リセットにより(ステップS1)、WDT制御レジスタ12は初期化される。WDT制御レジスタ12の初期状態は、WDTカウンタ11をクリアし、WDT10をリセット信号発生動作するように設定されている(ステップS2)。WDTカウンタ11は、入力クロック101をカウントし(ステップS3)、マイクロコンピュータに異常が起きた時、WDTカウンタ11はオーバーフローを起こし(ステップS4)、出力制御回路13によりリセット信号を発生し、マイクロコンピュータを内部リセットする(ステップS10)

1,7

[0015]

次に、ソフトウエアの起動後の説明を行う。ソフトウエア起動後の初期設定においてWDT制御レジスタ12の設定による動作選択を行う(ステップS5)。WDT制御レジスタ12の設定による動作選択において(ステップS5)、リセット信号発生動作やその他の動作(停止、NMI信号発生等)の選択を行う。動作選択において、停止(ステップS11)以外を選択した場合は(ステップS6,S12)、WDTカウンタ11は、再度入力クロックをカウントし(ステップS7,S13)、ソフトウエア内のカウンタリセット命令を実行することにより、WDT制御レジスタ12内のカウンタリセットフラグを設定し、WDTカウンタ11のオーバーフローが正常動作時には発生しないように制御される(ステップS9,S15)。WDTカウンタ11のカウンタリセット命令が正常に実行されない場合、即ちソフトウエアが暴走した時、WDTカウンタ11はオーバーフローを起こし(ステップS8,S14)、出力制御回路13によりリセット(またはNMI)信号を発生し(ステップS10,S16)、マイクロコンピュータをリセット(またはNMI)信号を発生し(ステップS10,S16)、マイクロコンピュータをリセット(またはNMI)信号を発生し(ステップS10,S16)、マイクロコンピュータを

[0016]

また、マイクロコンピュータの高セキュリティを実現する為に、上記WDT制御レジスタ12の設定による動作選択において(ステップS5)、最もセキュリティレベルの高いリセット信号発生動作を選択することで(ステップS6)、他の動作(停止、NMI信号発生)への移行を禁止する。例えば、WDTがリセット信号発生動作中に、WDT制御レジスタ12の設定を変更しWDTを停止するような暴走を起こした場合、この暴走を検出できない等の問題があるからである。

[0017]

このWDT制御レジスタ12への書込み制限を実現する回路の動作を図3を参照しながら説明する。リセット信号102により、WDT制御レジスタ内のリセット信号発生動作選択フラグ21とF/F22はクリア"0"される。この時、ANDゲート25の出力は"0"であり、ライトイネーブル信号104は有効となり、リセット信号発生動作選択フラグ21は書込み可能である。ANDゲート25にライトイネーブル信号104の立ち上がりエッジが入力されると、これに

同期してリセット信号発生動作選択フラグ21にデータ103及びF/F22にデータ103の反転信号が書き込まれる。このデータ103が"0"の場合、ANDゲート26の出力が"1"となり、ライトイネーブル信号104を無効にする為、これ以降のリセット信号発生動作選択フラグ21へのデータ103の書込みが禁止される。データ103が"1"の場合、ANDゲート26の出力は"0"となりライトイネーブル信号104を有効にする為、これ以降もリセット信号発生動作選択フラグ21へのデータ103の書込みが可能となる。

[0018]

図5は、本発明に係るウォッチドッグタイマの第2の実施形態の構成を示す。WDT30は、WDTカウンタ31、WDT制御レジスタ32、出力制御回路33で構成されており、これらは第1の実施形態と同様である。さらに本実施形態では、オーバーフロー値よりも小さい値を予め記憶するコンペアレジスタ34と、WDTカウンタ31の値とコンペアレジスタ34の値が一致した場合に"1"を出力する一致検出回路35と、一致検出回路35の出力値を保持するWDT制御レジスタ・ライトディセーブルフラグ36を設けている。なお、WDT制御レジスタ・ライトディセーブルフラグ36は"1"を書き込むとソフトウエアでクリア"0"することはできない。

[0019]

次に、第2の実施形態の動作を図6に示すフローチャートを用いて説明する。 基本的な動作は、第1の実施形態と同様であり、動作選択(ステップS26)が できる条件として、WDT制御レジスタ・ライトディセーブルフラグ36が"0 "である必要がある(ステップS25)。なお、動作選択(ステップS26)後 の動作は、前記実施の形態と同様である。WDT制御レジスタ・ライトディセー ブルフラグ36が"1"の場合、WDTカウンタ31はオーバーフローを起こし (ステップS24)、リセット信号を発生することで、マイクロコンピュータを 内部リセットする(ステップS31)。

[0020]

第1の実施形態において、動作選択(ステップS26)までの間に起こった暴走により、ウォッチドッグタイマの停止命令が実行されたとする。この場合、命

令実行後、ウォッチドッグタイマは停止する為、この暴走を検出することができないという問題がある。本実施形態のWDTを用いることで、上記のように動作選択(ステップS26)前の誤動作によるWDT制御レジスタ32の書き換えが、ある一定時間(WDTカウンタ31とコンペアレジスタ34が一致するまで)以上であれば、WDT制御レジスタ32のライトイネーブル信号が無効となり、WDT制御レジスタ32への書込みはできない為、この暴走を検出することができる。

[0021]

このように、動作選択ができるまでの時間を制限することで、第1の実施形態より高いセキュリティを持ったWDTを実現することができる。

[0022]

図7は、本実施の形態における電源ノイズ発生時の信号タイミングを示す。リセットR11解除後からWDTカウンタがカウントを開始する。正常動作中の暴走によりリセットR12され、リセット解除R13直後からWDTカウンタはカウントを開始する為に、リセット解除後も継続的に発生しているノイズによる暴走を検出することができる。このため、従来の図9に示すような暴走による異常動作も、図7に示す通り暴走を検出して正常動作に移行することが可能である。

[0023]

【発明の効果】

以上説明したように、本発明は、第1の効果として、リセット解除直後からW DTを動作させることで、リセット解除後からソフトウエアの起動までの間に起 きた誤動作による暴走を検出できる。

[0024]

また第2の効果として、WDTの動作モードを選択できることから、高い汎用性を持っている。

[0025]

さらに第3の効果として、リセット信号発生動作を命令により設定し、他の動作(停止、NMI信号発生など)への移行を禁止することによって、誤動作による他のモードへの移行を防止できるので、高セキュリティを実現できる。

[0026]

また、従来、リセット解除後からソフトウエア動作までの暴走を外付けのウォッチドッグタイマで行っていたのに対し、本発明のウォッチドッグタイマをマイクロコンピュータに内蔵させることで、外付けのウォッチドッグタイマが不要になるという効果も得られる。

【図面の簡単な説明】

【図1】

本発明に係るウォッチドッグタイマの第1の実施形態の構成図である。

【図2】

(a)はWDT制御レジスタの制御フラグの配置を示し、(b)は各制御フラグに対応した動作モードを示す図である。

【図3】

WDT制御レジスタのフラグ設定回路の一例を示す図である。

【図4】

本発明の第1の実施形態の動作を示すフローチャートである。

【図5】

本発明に係るウォッチドッグタイマの第2の実施形態の構成図である。

【図6】

本発明の第2の実施形態の動作を示すフローチャートである。

【図7】

本発明における電源ノイズ発生時の信号タイミングを示す図である。

【図8】

マイクロコンピュータの暴走の種類を示す図である。

【図9】

図8のBにおける暴走例の信号タイミングを示す図である。

【符号の説明】

10,30 WDT (ウォッチドッグタイマ)

11, 31 WDTカウンタ

12,32 WDT制御レジスタ

特2000-390716


- 13,33 出力制御回路
- 21 リセット信号発生動作フラグ
- 22 フリップ・フロップ
- 23, 24 インバータ
- 25, 26 ANDゲート
- 34 コンペアレジスタ
- 35 一致検出回路
- 36 WDT制御レジスタ・ライトディセーブルフラグ




【書類名】

図面

【図1】



【図2】




		動作モード	bit 2	bit 1	bit O
	m1	リセット 信号動作	×	×	0
(b)	m2	NMI信号動作	×	0	· 1
	m3	停止	0	1	1


X:Don't care




【図3】



















【図7】




7



【図8】

			ウォッチドッグタイマの動作	149470	動作
	暴走の種類	暴走の原因	リセット動作INT動作	INT動作	停止
4	Trが動作しない WDT用クロックが供給されない ・OSCの破壊等	·電源ラインの破壊等 ・O S C の破壊等	×	×	×
В	Trが動作する WDT用クロックが供給される ソフトウエアが動作しない	·CPU、ROM、RAM 周辺マクロ等に異常 (入力ポートが出力とな !JCPU電圧が降下する等)	0	×	×
ပ	T r が動作する WD T 用クロックが供給される ソフトウエアが動作する 一時的異常	一般的なノイズ (電源ノイズ等)・ソフトウエア設計上 のミス (未定の条件成立等)	0	0	×





【書類名】 要約書

【要約】

【課題】 セキュリティが高く汎用性を損なわないウォッチドッグタイマを提供する。

【解決手段】 WDTカウンタ11は入力クロック101をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号105を出力する。WDT制御レジスタ12は、WDTカウンタ11の停止制御信号106及び動作制御信号107と、出力制御回路13の出力信号を選択するリセット信号出力イネーブル108及びNMI信号出力イネーブル109を出力する。出力制御回路13は、WDTカウンタ11からのオーバーフロー信号105及びWDT制御レジスタ12からのリセット信号出力イネーブル108又はNMI信号出力イネーブル109を受けて、リセット信号110又はNMI信号111を出力する。

【選択図】 図1

出願人履歴情報

識別番号

[000232036]

1. 変更年月日 1990年 8月13日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区小杉町1丁目403番53

氏 名 日本電気アイシーマイコンシステム株式会社

2. 変更年月日 2001年 5月21日

[変更理由] 名称変更

住 所 神奈川県川崎市中原区小杉町1丁目403番53

氏 名 エヌイーシーマイクロシステム株式会社